На RISC-V Summit 2022: смелое заявление о доминировании

На недавнем мероприятии RISC-V Summit, организованном RISC-V International, было сделано смелое заявление о доминировании RISC-V. Президент консорциума выразила явную уверенность в неизбежности доминирования RISC-V в мире микропроцессоров.

Заявление было ясным и смелым. Оно предполагает, что RISC-V, существующий около десяти лет, идёт по пути, который позволит ему превзойти всех в своей области. Это включает в себя предложение лучших центральных процессорных устройств (ЦПУ), наиболее эффективного программного обеспечения и самой мощной экосистемы среди всех семейств микропроцессорных ядер. Такое заявление особенно смело, учитывая относительную молодость RISC-V и его конкуренцию с более устоявшимися архитектурами, такими как Arm и x86.

Сообщение президента консорциума отражало уверенность и неизбежность, напоминая фразу "Сопротивление бесполезно", часто ассоциируемую с Боргами из научно-фантастической серии. Это выражает крепкую веру в будущий успех и всеобъемлющее распространение RISC-V в индустрии микропроцессоров.

Утверждение об неизбежной значимости RISC-V в мире вычислительных технологий опирается на его уникальную модель развития. В отличие от традиционных архитектур, успех RISC-V подкрепляется коллективными инвестициями и вкладами множества участников, включая компании, университеты и индивидуальных разработчиков.

С участием более чем 3180 приглашенных в RISC-V International и миллиардными инвестициями на глобальном уровне, включая крупные национальные программы в странах, таких как Индия, и регионах, вроде Европейского союза, архитектура набирает беспрецедентную популярность.

Этот коллаборативный подход способствует разработке высококачественных процессоров в различных ценовых и производительностных категориях. Общий вклад разнообразных идей и знаний стимулирует инновации и развитие технологии RISC-V. Внутренняя масштабируемость, настраиваемость и модульность архитектуры являются ключевыми факторами, позволяющими ей адаптироваться к широкому спектру нагрузок и приложений, увеличивая ее привлекательность и полезность.

Экосистема программного обеспечения RISC-V также активно развивается. Происходит стандартизация разработки программного обеспечения, включая введение стандартизированных профилей и единых стандартов, например, стандарта гипервизора.

Генезис и философия RISC-V

RISC-V, открытый стандарт, аналогичный Ethernet, возник в результате стремления найти новый подход к разработке RISC (компьютеров с сокращенным набором команд) в Университете Калифорнии в Беркли. В мире вычислительных технологий существовало множество RISC-архитектур, таких как 29K, Alpha, Arm, i960, MIPS, PowerPC и SPARC. Однако эти архитектуры обычно были привязаны к корпоративной собственности, что со временем привело к их устареванию.

Команда UC Berkeley предложила новый взгляд на RISC-дизайны, освободив их от корпоративной собственности и первоначально ориентировав на образовательные цели. Однако быстро стало ясно, что применения RISC-V выходят за рамки академической сферы.

Этот открытый стандартный подход демократизировал разработку процессоров. Теперь у компаний и индивидуумов есть множество способов взаимодействия с процессорами на основе RISC-V: от разработки собственных процессоров на базе открытых спецификаций до приобретения полных чипов с ядрами RISC-V. Это разнообразие подходов подтверждает универсальность и широкое признание архитектуры RISC-V.

Архитектура набора инструкций RISC-V, отличающаяся масштабируемостью от 32 до 128 бит, модульностью и расширяемостью (настраиваемостью), набирает значительное влияние в различных секторах. Выражены опасения относительно возможного раскола архитектуры из-за этой гибкости.

В ответ на это, RISC-V устанавливает стандартизированные профили для процессоров приложений для обеспечения совместимости программного обеспечения и систем. Ежегодно RISC-V International планирует выпускать новый профиль, включая важные компоненты, такие как расширение векторов, которое повышает производительность вычислений и нагрузки на искусственный интеллект. Даже без этих расширений, бизнес-модель и эффективность RISC-V способствуют его лидерству на рынке ЦПУ с архитектурой RISC.

Принятие RISC-V в автомобильной отрасли

В автомобильной индустрии RISC-V играет важную роль, где компании разрабатывают ядра автомобильного класса. Прогнозируется, что к 2025 году RISC-V будет присутствовать в 10% новых автомобилей. Европейский поставщик IP Codasip подчеркнул, что автомобильные OEM-производители предпочитают RISC-V за его способность позволять проверку RTL-кода и применять формальные методы верификации. Это, в сочетании с тенденцией к вертикальной интеграции в проектировании, позволяет OEM использовать настройку для оптимизации затрат, производительности и энергоэффективности.

Роль RISC-V в встраиваемых системах и не только

Способность RISC-V к настройке сделала его популярным в встраиваемых системах. Компании предоставляют средства валидации дизайна и виртуальные платформы, поддерживающие настраиваемые инструкции. Значительные применения ядер RISC-V были в глубоко встроенных дизайнах от ведущих компаний. Как было объявлено, Qualcomm начал внедрять ядра RISC-V в процессоры, и на данный момент было продано более 650 миллионов ядер RISC-V.

Заметным событием стало официальное проект Google по портированию проекта Android на RISC-V. Этот шаг является значительным к интеграции RISC-V в массовые потребительские устройства, в частности в смартфоны Android.

RISC-V в применении в центрах обработки данных

В области центров обработки данных компании разрабатывают продукты, использующие RISC-V. Эти разработки в различных секторах подчеркивают растущее влияние и потенциал RISC-V в изменении ландшафта вычислительных технологий.

Ventana Veyron V1: крупный шаг в технологии RISC-V

Саммит RISC-V продемонстрировал значительное развитие в области аппаратного обеспечения с представлением процессора Ventana Veyron V1. Этот 8-ядерный суперскалярный CPU, не работающий в порядке очереди и имеющий частоту 3,6 ГГц с функциями RAS, создан для конкуренции с последними серверными процессорами от AMD, Arm и Intel.

Произведенный с использованием 5-нм процесса TSMC и оснащенный 48 МБ кэш-памяти L3 на каждый 16-ядерный кластер CPU, Veyron V1 позволяет создавать серверные процессоры с до 128 ядрами в одном сокете, интегрируя несколько чиплетов с центральным чипом памяти и ввода/вывода.

Архитектура Ventana, подобная процессорам AMD EPYC, использует низколатентный интерфейс "Bunch of Wires" (BoW), являющийся продуктом подпроекта Open Compute Project "Open Domain-Specific Architecture". Этот параллельный интерконнект отличается от более высоколатентных соединений SerDes, таких как Infinity Fabric от AMD, избегая преобразования параллельных интерфейсов в последовательные и уменьшая задержку. В настоящее время BoW используется, но Ventana планирует переходить на UCIe в будущем.

Ventana предлагает три бизнес-модели: стандартные чиплеты с памятью и вводом/выводом от третьих сторон; чиплеты V1 с настраиваемым хабом; или лицензия IP на ядра V1. Чиплет V1 позиционируется как способный предоставить внушительную производительность по инструкциям за такты (IPC) при конкурентоспособных тактовых частотах.

MIPS, SiFive и Andes: разнообразный вклад в экосистему RISC-V

MIPS: После перехода на RISC-V, MIPS объявила, что Mobileye приняла их eVocore P8700 для своего SoC следующего поколения EyeQ для автономного вождения и ADAS. P8700 с многозадачным, многоядерным и многокластерным дизайном способен масштабироваться до внушительных уровней и ожидается, что достигнет оценки ASIL-D по безопасности и надежности для автомобильных приложений.

SiFive: Генеральный директор Патрик Литтл обновил информацию о продвижении SiFive, выделив их сотрудничество с MicroChip в выигрыше дизайна NASA для следующего поколения космических компьютеров HPSC. Партнерство SiFive с Intel Foundry Services (IFS) и разработка чипа HiFive Pro P550, который будет использоваться в будущей платформе разработки RISC-V, отмечают значительное достижение.

Andes: Как пионер в приеме RISC-V, Andes расширяет свой ассортимент CPU-ядер. Анонс высокопроизводительного ядра AX65 с 13-ступенчатым конвейером и выполнением не в порядке очереди, а также меньших ядер NX45V и AX45MPV с векторной и скалярной операцией, символизирует рост Andes. Заметным достижением является MPU Renesas RZ/Five для автомобилей с ядрами, соответствующими стандартам безопасности ISO26262 и ASIL-B.

RISC-V: проблемы, инвестиции и будущее

Несмотря на процветание экосистемы RISC-V, на саммите обсуждались передовые задачи, особенно в разработке программного обеспечения. Инвесторы подчеркивают необходимость большего количества платформ и функций на уровне системы, разработочных плат и улучшенных программных инструментов. Марк Химельштейн, технический директор RISC-V International, выразил аналогичные мысли, придавая приоритет развитию программного обеспечения.

Исследовательская компания TIRIAS считает этот год поворотным для RISC-V, с ожиданием значительного появления силикона и программного обеспечения на рынке. Принятие архитектуры устоявшимися компаниями, наряду с многочисленными стартапами, подчеркивает ее устойчивый шаг к массовому признанию. Консенсус среди экспертов индустрии ясен: подъем RISC-V кажется не только многообещающим, но и неизбежным.