Mentor и ASSET добились интеграции IP-блоков на уровне «чип-система» в соответствии со стандартом IJTAG

Mentor Graphics анонсировала полную совместимость средства для интеграции IP-блоков на уровне чипа Tessent IJTAG с платформой ASSET InterTech ScanWorks, включающей инструменты для работы с чипом, монтажной схемой и системным уровнем в соответствии со стандартом IJTAG.

Подобное сочетание, согласно разработчикам, является комплексным решением для автоматизированной интеграции IP-блоков на уровне «чип-система». Решение позволяет разработчикам задействовать ресурсы чипа на уровне печатной платы и системы. IP-блоки чипа, совместимые со стандартом IJTAG (IEEE P1687), реализующие, например, функции диагностики и самотестирования, теперь могут быть доступны напрямую с систем тестирования, валидации и отладки, либо в условиях эксплуатации при помощи системного ПО.

«Для эффективности стандарта IJTAG проектировщикам печатных плат и СнК, а также технологам необходима экосистема с поддержкой от производителей IP-блоков полупроводниковых решений, поставщиков САПР и разработчиков инструментов для тестирования, валидации и аппаратной/программной отладки, таких как ASSET, – отмечает Кент Зиттерберг, менеджер по продуктам стандарта IJTAG в ASSET. – Мы работаем совместно с Mentor для выработки непрерывного рабочего процесса на базе стандарта IJTAG, включающего все фазы: от проектирования ИМС до отладки, валидации, тестирования СнК и печатной платы».

«Мы отмечаем растущий интерес у наших клиентов к стандарту IJTAG, – говорит Стивен Патерас, директор по маркетингу в Mentor Graphics. – Гарантируя совместимость с ключевыми партнёрами, такими как ASSET, мы поможем максимизировать выгоду нашим клиентам при внедрении новой технологии и стандарта. На ежегодной международной выставке International Test Conference наши компании продемонстрируют процесс проектирования при полной совместимости с языками PDL/ICL. Решение станет доступным позже в текущем году, как только произойдёт ратификация стандарта IEEE P1687 IJTAG».

Продукт Tessent IJTAG в сочетании с платформой ScanWorks позволяет инженерам получить доступ к функциям всех IP-блоков в схеме от интерфейсов верхнего уровня, что значительно упрощает работу по интеграции сотен блоков в одну систему. Совместимость между двумя решениями связана с языками стандарта IEEE P1687: ICL (инструментальный язык взаимодействия) и PDL (язык процедурного описания).

Инструмент Tessent IJTAG считывает код ICL и PDL, представленный в IP-блоках сторонних разработчиков и проверяет его на совместимость со стандартом IEEE P1687 (IJTAG). Далее инструмент генерирует логическую сеть и связанный с ней код ICL для объединения всех IP-блоков в схеме, обрабатывает код PDL каждого блока для получения композитного общего кода на уровне чипа. Платформа ScanWorks затем считывает код ICL и PDL на уровне чипа для его использования в отладке и переназначения на уровень платы, либо интерфейса системного уровня.