Toshiba разрабатывает память NAND с 4-уровневыми ячейками

Прототип чипа памяти, разрабатываемый Toshiba, хранит до 768 Гбит / 96 ГБ данных и производится на базе техпроцесса, уже используемого для 64-слойных чипов 3D NAND. Отгрузка образцов нового чипа разработчикам SSD-накопителей и контроллеров стартовала в июне.

Новая флеш-память с 4-уровневыми ячейками (QLC 3D) позволит выпускать накопители данных с ёмкостью до 1,5 ТБ при использовании в одном корпусе 16-кристалльной многоуровневой архитектуры. Это на текущий момент – максимальная ёмкость памяти.

Toshiba также разработала прототипы 96-слойной памяти 3D NAND на базе технологии 3-уровневых ячеек (TLC). Образцы чипов станут доступными во второй половине 2017 г. Серийное производство намечено на 2018 г.

Техпроцесс производства 96-слойной памяти позволит выпускать в ближайшем будущем чипы с ёмкостью 512 Гбит и технологией 4 бита на ячейку (QLC). Такие чипы будут производиться на заводе Fab 5 в Йоккаити, а также на новых заводах Fab 2 и Fab 6, которые будут запущены летом 2018 г.