EnSilica задействует многоядерный процессор для реализации коммуникационных стеков

EnSilica выпустила ассиметричный многоядерный процессор для работы со стеком беспроводной связи. Компонент eSI-32x0MP имеет два ядра: одно обрабатывает данные физического уровня (PHY), другое оптимизировано под выполнение продвинутого стека протоколов.

Процессор eSi-32x0MP идеален для реализации энергоэффективной беспроводной связи (WiFi, LTE Cat-0) в схемах оборудования Интернета вещей (IoT). Многоядерная архитектура обладает превосходным уровнем производительности. К примеру, 180-нм 2-ядерная конфигурация выдаёт до 500 MIPS при числе NAND-эквивалентных вентилей менее 50 тыс.

Каждое ядро обладает производительностью до 3,72 CoreMark/МГц. При оптимизации по скорости работы и тактовой частоте 1 ГГц достигается удельная производительность в 14,4 мкВт/МГц/ядро. Оптимизация по энергопотреблению позволяет достичь показателя 5,09 мкВт/МГц. Ядро процессора eSi-32x0MP, обслуживающее физический уровень, реализует дополнительное ускорение обработки за счёт функций DSP с набором SIMD-инструкций, операций быстрого деления, вычисления квадратного корня и логарифмов. Второе ядро ускоряет обработку операций с битовым полем, в том числе быстрой вставки, быстрого извлечения и циклического избыточного кода (CRC).

Подсистемы процессора могут быть переориентированы на обработку на символьном уровне (различные типы преобразований Фурье, алгоритмы Витерби и т.п.) благодаря опциональным аппаратным ускорителям (входят в фирменную библиотеку IP-блоков). Средства безопасности могут быть реализованы за счёт блока защиты памяти (MPU), генератора чисто случайных чисел и аппаратных ускорителей для работы с алгоритмами Snow3G, AES, RSA и ECC.

Новый процессор может включать большее число ядер. Например, компонент eSi-3250MP оборудован семью ядрами. Устройство используется в процессоре пакетов с пропускной способностью в несколько гигабит.