IP-блоки для верификации памяти ускорят разработку схем мобильных устройств

Synopsys сообщила о планах по расширению линейки IP-блоков верификации (VIP) памяти с целью реализации поддержки индустрии мобильных устройств. Блоки верификации основаны на архитектуре SystemVerilog, что способствует простоте использования, интеграции и конфигурируемости. Новые возможности позволят проектным командам, работающим с протоколами JEDEC UFS, MIPI UniPro и JEDEC eMMC, ускорить верификацию блоков, подсистем и СнК в схемах мобильных устройств.

IP-блоки для развивающихся протоколов UFS и UniPro также включают встроенные наборы тестов на соответствие для ускорения верификации. Это позволит исключить задачи разработки среды верификации и тестов. Наборы тестов поставляются в виде исходного кода SystemVerilog, что упрощает его повторное использование, возможности расширения и отладки. IP-блоки JEDEC eMMC VIP поддерживают работу с картами памяти eMMC. Для упрощения внедрения набор блоков и тестов основан на целостной архитектуре SystemVerilog UVM.

Линейка фирменных средств верификации шин, интерфейсов и памяти включает встроенные планы покрытия и верификации. Также реализована поддержка анализатора протокола Verdi. IP-блоки для работы со спецификациями JEDEC UFS, MIPI UniPro и JEDEC eMMC предоставляют всесторонний набор поддерживаемых протоколов, методологий, возможностей верификации.

IP-блоки для верификации памяти Synopsys Verification IP for UFS, MIPI UniPro and eMMC доступны как отдельно, так и в составе библиотеки Synopsys VIP Library, а также совместно с компилятором верификации. Для спецификаций UFS, MIPI UniPro и eMMC также доступны цифровые контроллеры Synopsys DesignWare.