DSP процессоры с низким энергопотреблением

Synopsys выпустила серию 32-битных процессоров, предназначенных для встраиваемых схем цифровой обработки сигналов с низким энергопотреблением. Серия ARC EM может иметь на борту блок вычислений с плавающей запятой. Процессоры поддерживают набор инструкций, основанный на архитектуре команд ARCv2DSP. Он состоит из более 100 дополнительных инструкций для ускорения алгоритмов сигнальной обработки, включая векторные и комплексные MUL/MAC операции.

Процессорные ядра содержат интегрированный унифицированный 1-цикловый блок 32x32 MUL/MAC с 40/72-битными аккумуляторами. Среди прочих особенностей поддержка арифметики с насыщением, инструкций с округлением и без, векторных операций.

Серия процессоров ARC является конфигурируемой, что позволяет добиться оптимального баланса между потреблением питания и монтажной площадью. Кроме того, память и периферия СнК напрямую связаны с процессором для реализации доступа в течение одного цикла, что способствует сокращению времени задержки и уменьшению размеров компонента.

Инструментарий DesignWare ARC MetaWare Development Toolkit – готовое решение для разработки, отладки и оптимизации встраиваемого ПО для процессоров ARC, в том числе для новых решений ARC EM. Оболочка включает расширенный компилятор C/C++ с поддержкой новых инструкций процессора DSP для повышения эффективности разработки алгоритмов. Инструментарий также включает программную библиотеку математических функций с фиксированной точкой и симулятор, который содержит функции точного моделирования операций DSP процессоров.

Процессоры ARC EM5D и EM7D станут доступными для заказа в июле текущего года.