CEVA и ARM разработали ядро процессора DSP для беспроводных сетей

Совместная работа компаний CEVA и ARM привела к разработке векторного DSP-процессора, предназначенного для передовых решений в области сетевой инфраструктуры. Продукт CEVA-XC4500 включает набор команд для работы с основной полосой частот и поддерживает вычисления с плавающей точкой (в том числе над векторными элементами) при производительности до 40 Гфлопс. Также решение поддерживает многоядерность, использование кэшей и их аппаратную синхронизацию. Ядро потребляет всего 100 мВт при обработке функций пикосотовой связи LTE 2x2.

Ядро работает с кэш-памятью, данные которой синхронизируются аппаратным способом за счёт расширений AMBA 4 ACE от ARM. При этом используются передовые средства межкомпонентного взаимодействия: шины, совместимые с AMBA 4 ACE, и шины быстрого взаимодействия (FIC) с другими системными блоками. Решение также содержит набор библиотек LTE eNodeB.

«DSP-процессор разработан для построения инфраструктурных СнК, сочетающих программную архитектуру с оптимизированными аппаратными ускорителями, что ведёт к максимальной производительности и энергетической эффективности при использовании в любых беспроводных сетях. Мы тесно сотрудничали с ARM для достижения всесторонней поддержки их новых средств межкомпонентного взаимодействия и протоколов синхронизации, что, в свою очередь, принесёт преимущества нашим заказчикам, проектирующим многоядерные СнК с архитектурами ARM и CEVA-XC», – отмечает Эран Бриман, вице-президент по маркетингу в CEVA.

Развивающиеся технологии гетерогенных сотовых сетей (HetNet) и облачных решений RAN (C-RAN) предполагают использование более мощных и высокопроизводительных вычислительных устройств. Процессор CEVA-XC4500, выполненный на 28-нм техпроцессе, работает с частотой до 1.3 ГГц. Векторные средства обработки поддерживают вычисления с фиксированной и плавающей точкой. Это позволяет реализовать программно-определяемую архитектуру с набором оптимизированных аппаратных средств для снятия нагрузки с DSP и для реализации тесно-связанных блоков-ускорителей (TCE). Автоматическое управление трафиком обеспечивает контроль над полностью параллельной работой аппаратных ускорителей без вмешательства DSP. Динамическое распределение задач обеспечивает симметричный системный дизайн с назначением задач по время исполнения в зависимости от нагрузки.

Ядро может использоваться для любых инфраструктурных решений в области беспроводной связи: от малых ячеек (пико, метро) до макросотовых базовых станций и облачных решений C-RAN, беспроводных транзитных каналов и удалённых панелей управления.

«Мы рады сотрудничать с CEVA и создавать решения в соответствии с ожиданиями бизнеса, а также пользователей по всему миру при постоянно растущем объёме потребляемого трафика, что представляет задачу для беспроводных сетей, – отмечает Шарлен Марини, вице-президент по маркетингу в подразделении встраиваемых решений ARM. – Новое поколение систем беспроводной инфраструктуры становится возможным благодаря гетерогенным многоядерным процессорам с высокой производительностью и низким энергопотреблением, а также межкомпонентным связям с DSP-процессорами CEVA и аппаратными ускорителями».

Архитектура DSP-устройства CEVA-XC4500 поддерживается программной средой разработки CEVA-Tool-box с компилятором Vec-C для передовых векторных процессоров. Вся архитектура программируется на языке С. Встроенные симулятор и профилировщик обеспечивают точным моделированием всей системы, куда входят кэши, контроллеры DMA, интерфейсы, расширения TCE и прочие элементы. Помимо этого, CEVA-Tool-box включает новый набор библиотек LTE/LTE-Advanced eNodeB, представленных впервые для процессора CEVA-XC450. Данный набор дополняет существующие библиотеки для технологий Wi-Fi, TD-SCDMA, WCDMA и HSPA+.