SiIP-платформа с поддержкой стандартов интерфейса CEI и пропускной способностью до 28 Гбит/с

Корпорация Semtech сообщила о том, что её подразделение Snowbush IP начнёт отгрузку платформы интеллектуальной собственности для полупроводниковой реализации (SiIP) устройства физического уровня с поддержкой стандартов общего электрического интерфейса CEI при пропускной способности до 28 Гбит/с. Подобные устройства призваны использоваться в системах класса «чип-чип» и «чип-модуль» с интенсивным обменом данными.

SiIP-платформа устройства физического уровня SBMULTC2T28HPM28G нацелена на новое поколение чипов с поддержкой развивающихся эксафлопсных вычислений, терабитных сетей и петабитных систем хранения данных. Для систем данного рынка необходимо наличие устройства физического уровня, выполненного по КМОП-процессу с поддержкой большого числа вентилей для современных СнК. Такое устройство может быть развёрнуто в многодорожечной макроструктуре для поддержки максимально возможной пропускной способности ввода/вывода при минимальных затратах на переданный бит информации.

SiIP-платформа SBMULTC2T28HPM28G может быть запрограммирована под различные стандарты и специализированные электрические характеристики. Монтажная площадь, энергопотребление и время задержки были оптимизированы для минимального влияния на работу СнК, специализированных ИМС и их стандартных частей. Возможность настройки после производства позволяет заказчикам адаптировать параметры устройства физического уровня под различные рабочие условия.

Новая платформа представляет 8 поколение программируемых аналоговых трактов, которые были впервые спроектированы подразделением Snowbush IP для работы с различными стандартами на базе одиночной полупроводниковой макроструктуры. Архитектура изначально проектировалась под 65-нм техпроцесс, затем была портирована на 40 нм. Далее на 28 нм архитектура выпускалась в полупроводниковом виде в течение 3 поколений, и на текущий момент осуществляются отгрузки для производства.

Устройство SBMULTC2T28HPM28G содержит аналоговый тракт с цепями передачи и приёма, а также дополнительные блоки для реализации синхронизации, тестирования и подмагничивания. Передающий драйвер – это блок с всесторонними возможностями программирования, включающий множество регистров для реализации подстройки амплитуды и коррекции предыскажений.

Цепь приёма также имеет возможность программирования для соответствия требованиям различных схем с последовательными портами ввода/вывода. Продвинутая компенсация с эквализацией реагирует на актуальные характеристики канала и извлекает чистые данные, передаваемые на встроенный параллельный интерфейс. Прошивка поддерживает возможности калибровки и адаптации в каналах передачи и приёма. Программное обеспечение, реализованное на основе интерфейса цифрового управления, позволяет гибко подстраивать рабочие характеристики для соответствия различным параметрам канала.

Архитектура приёмника включает многокаскадный стационарный линейный корректор (CTLE), пассивный линейный корректор (PLE) и усилитель с переменным усилением (VGA). Приёмный тракт также включает корректор с решающей обратной связью (DFE) для подавления перекрёстных помех и расширения радиуса действия. Все каскады поддерживают цифровую калибровку смещения и адаптивную коррекцию для регулирования диапазона работы канала. Архитектура приёмника поддерживает связь по постоянному и переменному току.

Для возможности работы с более высоким уровнем джиттера цепь приёма также включает средства восстановления тактовых сигналов и данных (CDR) с большой пропускной способностью. Подобный блок полагается на данные цифровой архитектуры и имеет возможность подстройки фазы дискретизации.

Приёмник включает средства для мониторинга глазковой диаграммы и возможности отслеживания открытия «глаза» на приёмном ограничителе после применения цепей коррекции. Такая возможность может использоваться для подстройки цепей коррекции передатчика/приёмника и описания параметров энергетического запаса линии связи.

Архитектура передатчика включает SST-драйвер с корректором прямой связи (FFE), который имеет ответвления с ручным и адаптивным управлением.

Тактовая синхронизация в передающей цепи основана на ФАПЧ с дробным коэффициентом деления для улучшения показателя фазовых шумов (джиттера). Продвинутая калибровка с цифровой поддержкой используется прошивкой (аналогично цепи приёма). Цифровым способом регулируются параметры частоты и амплитуды ФАПЧ, фазовой синхронизации, оконечной согласованной нагрузки и сигналов DCD. Дополнительно, цифровое управление поддерживает «обучение» канала связи.

Устройство SBMULTC2T28HPM28G содержит встроенный цифровой интерфейс с минимальной задержкой. Поддерживается различная ширина параллельного интерфейса. Устройство спроектировано для взаимодействия с логикой физического подуровня PCS и канального уровня MAC.

Объект интеллектуальной собственности устройства физического уровня SBMULTC2T28HPM28G начнёт отгружаться в октябре (по глобальным каналам дистрибуции). Для интеграции и тестирования рабочих характеристик доступны модели системного уровня (на условиях неразглашения информации).