Imec продемонстрировала электрическую работоспособность металлических линий с шагом 20 нм с использованием литографии High NA EUV

Компания imec добилась значительного прорыва в полупроводниковом производстве, успешно продемонстрировав электрическую работоспособность металлических линий с шагом 20 нм, сформированных с использованием одноэкспозиционной литографии High NA EUV. Результаты, представленные на конференции SPIE Advanced Lithography + Patterning, стали важным подтверждением потенциала технологии High NA EUV для производства чипов следующего поколения.

Ключевые результаты электрических тестов

Электрические тесты (e-тесты), проведенные на металлизированных серпантинных и fork-fork структурах, показали высокий уровень электрической работоспособности — более 90%. Это свидетельствует о минимальном количестве стохастических дефектов и подтверждает способность сканера High NA EUV и сопутствующей экосистемы точно формировать ультрамалые структуры.

В августе 2024 года imec первой продемонстрировала логические и DRAM-структуры, созданные в один экспозиционный шаг с использованием High NA EUV. Теперь, доказав высокий выход годных изделий при формировании металлизированных линий с шагом 20 нм, компания сделала еще один важный шаг к внедрению этой передовой литографической технологии в массовое производство полупроводников.

"Это первая в истории демонстрация электрической работоспособности металлических линий с шагом 20 нм, сформированных с использованием одноэкспозиционной High NA EUV литографии", — отметил Стивен Шир, старший вице-президент по исследованиям и разработкам в imec. "Эти результаты подтверждают жизнеспособность всей экосистемы High NA EUV, включающей передовые резисты, фотошаблоны, метрологические методы, стратегии формирования изображений, интегрированные процессы осаждения и травления. Мы продолжим совместную работу с нашими партнерами, чтобы повысить выход годных изделий и ускорить внедрение этой технологии в индустрии".

Сотрудничество в экосистеме полупроводников

Экосистема High NA EUV, сформированная imec и ASML, объединяет ведущих производителей чипов, поставщиков материалов и резистов, специалистов по фотошаблонам и метрологии. Все они совместно работают над оптимизацией технологии для под-2-нм технологического узла.

По словам Филиппа Лере, директора по передовым литографическим технологиям в imec, e-тестирование играет ключевую роль в подтверждении возможностей High NA EUV. Сочетая измерение проводимости металлизированных серпантинных и fork-fork структур с электронной микроскопией, исследователи получают важные данные о стохастических дефектах, таких как разрывы линий и перемычки. Эти данные необходимы для разработки стратегий минимизации дефектов и повышения выхода годных изделий.

"Один из наших главных исследовательских приоритетов — оптимизация характеристик резистов, позволяющая снизить дозу облучения, необходимую для получения стабильных результатов, при одновременном сокращении количества стохастических отказов", — добавил Лере. "Эта работа ведется в тесном сотрудничестве с производителями резистов, чтобы достижения в области литографических материалов соответствовали требованиям производства чипов следующего поколения".

Дальнейшие шаги

Успешная демонстрация электрической работоспособности металлических линий с шагом 20 нм подтверждает жизнеспособность литографии High NA EUV для будущих полупроводниковых узлов. В дальнейшем imec и ее партнеры продолжат совершенствовать материалы, методы экспозиции и стратегии устранения дефектов, открывая путь к следующему этапу развития производства микросхем.

Полученные результаты будут подробно представлены в двух технических докладах на конференции SPIE Advanced Lithography + Patterning, где специалисты поделятся глубокими аналитическими данными о достижениях и перспективах High NA EUV литографии.