Высокоскоростная память с многоуровневой архитектурой и поддержкой стандарта HBM

Компании eSilicon, Northwest Logic и SK Hynix представили модуль памяти с многоуровневой архитектурой, который потенциально может достичь скорости доступа, в 14 раз превышающей данный показатель у современных чипов типа DDR4. Новые компоненты совместимы со стандартом корпусирования JEDEC 2.5D (он же – HBM).

В разработанных модулях задействовано ядро контроллера на базе ПЛИС и трансивер для работы с архитектурой HBM, выполненной в виде матрицы памяти Hynix. Дизайн ПЛИС-контроллера на органическом интерпозере был разработан Northwest Logic и реализован компанией eSilicon.

Первое поколение модулей стандарта HBM имеет 8 каналов с 128-битной разрядностью, обеспечивая пропускной способностью в 1 Гбит/с/вывод. Суммарная пропускная способность модуля – 128 ГБ/с. Согласно информации от разработчиков, следующее поколение устройств стандарта HBM будет иметь вдвое большую пропускную способность.

Разработчики утверждают об увеличении пропускной способности новых решений в 14 раз по сравнению с модулями DDR4 DIMM, работающими с тактовой частотой 2600 Мбит/вывод. Также чипы стандарта HBM выигрывают как по энергопотреблению, так и по стоимости. Контроллер HBM Controller Core поддерживает пропускную способность до 2 Гбит/с/вывод (2-ое поколение).