Synopsys выпустила инструмент DDR Explorer для оптимизации подсистем памяти

Synopsys представила инструмент для анализа работы памяти DesignWare DDR Explorer, позволяющий проектировщикам быстро оптимизировать характеристики, энергопотребление и стоимость контроллера памяти uMCTL2 (DesignWare Enhanced Universal DDR Memory Controller).

Используя инструмент DDR Explorer, проектировщики смогут анализировать подсистемы памяти DDR и оптимизировать их архитектуру, повысить эффективность работы в пределах 20 % и ускорить цикл обработки в 10 раз в сравнении с RTL-анализом. Благодаря средствам графического моделирования и анализа, инженеры быстро выберут правильный тип памяти, достигнув наименьшей себестоимости и минимального энергопотребления. DDR Explorer поддерживает все стандартные промышленные интерфейсы DRAM, включая LPDDR2, LPDDR3, DDR2, DDR3 и DDR4.

В инструменте DDR Explorer интегрирована модель архитектуры транзакционного уровня контроллера DesignWare DDR Enhanced Universal Memory Controller и среда графического моделирования/анализа. Проектировщики смогут определять, запускать и анализировать сотни сценариев для выявления наилучшей конфигурации контроллера памяти. Средство позволит запустить анализ производительности и энергопотребления на 250 одновременных смоделированных процессах.

Определив области с высоким трафиком данных и узкие места, проектировщики получат возможность исследования конфигурационных параметров и настроек регистров контроллера памяти с тем, чтобы оптимизировать работу подсистемы. Такой способ позволит повысить эффективность памяти в пределах 20 %, снизить её энергопотребление, уменьшить стоимость без ухудшения прочих рабочих параметров. Оптимизированная в DDR Explorer конфигурация используется для настройки IP-блоков контроллеров памяти DDR и для валидации рабочих характеристик, ускорения процессов реализации и верификации.