Cadence предлагает IP-блоки на базе 28-нм подложек FD-SOI

Cadence быстро отреагировала на недавнюю сделку STMicroelectronics и Samsung по внедрению 28-нм подложек FD-SOI (обеднённый кремний на изолированном слое), предложив для сторонних разработчиков два IP-блока на базе данной технологии. Компания также анонсировала поддержку спецификации PCI Express 4.0 для ускорения задач функциональной верификации схем СнК.

В 28-нм исполнении IP блоки Cadence Denali DDR4 поддерживают пропускную способность до 2667 Мбит/с, что актуально для разработчиков высоконагруженных серверов, сетевых коммутаторов и хранилищ данных. IP блок трансивера USB HSIC чипа также доступен на базе нового техпроцесса. Это идеальное решение для реализации межкомпонентного взаимодействия в схемах работы со стандартом USB.

IP блок Cadence Denali DDR4 состоит из реализации трансивера памяти DDR и контроллера, протестированного «в кремнии» на совместимость. Новое решение поддерживает высокопроизводительные системы и имеет ряд уникальных функций: побитовое выравнивание и ФАПЧ с минимальным джиттером. Помимо этого, совместимость с DDR3 и стандартом DFI 3.1 гарантирует возможности взаимодействия с другими компонентами и использования различных типов памяти в рамках одной схемы.

IP блок Cadence HSIC представляет собой готовую для работы макроструктуру трансивера смешанных сигналов с поддержкой спецификации USB 2.0. Интегрированное решение на базе трансивера Cadence HSIC и средств ввода/вывода от STMicroelectronics имеет экстремально низкое энергопотребление и компактные размеры.

Cadence также предлагает средства для функциональной верификации СнК с поддержкой архитектуры PCI Express 4.0. Спецификация PCIe 4.0 вдвое повышает пропускную способность (до 16 млрд. пересылок в сек.) по сравнению с предыдущей. Это практически верхний предел для передачи данных по медным проводникам.