POET разрабатывает техпроцесс изготовления чипов с геометрией 10 нм

POET Technologies планирует прорыв в технологии, которая на протяжении 20 лет используется для производства чипов. Разработки могут подтвердить актуальность закона Мура. Наименование компании состоит из слов "Planar Opto-Electronic Technology" (планарная оптоэлектронная технология) и говорит само за себя. Разработчики используют арсенид галлия для создания электрических, оптических и электрооптических интегральных схем. Новый подход явился результатом исследования Джеффри Тэйлора, старшего научного сотрудника компании, который руководил разработкой. Тэйлор также является профессором по прикладной электрике и фотонике в университете штата Коннектикута. Здесь же расположилась исследовательская и производственная базы компании.

Тридцать лет опыта Тэйлора в проектировании/разработке в области физики электронных и оптических компонентов, интегральных схем, оптоэлектроники, материалов и систем сыграли свою роль при создании фирменной платформы POET. В качестве презентации для портала EE Times компания показала сердце платформы – систему запатентованных материалов с поддержкой монолитного изготовления ИС, состоящих из активных и пассивных аналоговых/цифровых элементов с производительностью, свойственной оптическим компонентам. Техпроцесс POET также включает электрическую подсистему с планарной электронной технологией, поддерживающей недорогое и несложное производство компонентов типа CMOS, Bi-CMOS, а также биполярных устройств.

Производительность полупроводниковых компонентов исторически росла по логарифмическому графику, транзисторы становились всё меньше, плотность их размещения в рамках одного чипа росла. Закон Мура гласит, что число транзисторов в чипах удваивается каждые 1.5 – 2 года, а значит, возможности электронного оборудования растут. Но по мере уменьшения размеров транзисторов стоимость миниатюризации и повышения скорости работы становится экономически невыгодной.

Много разговоров было на тему прекращения действия закона Мура. В прошлом году один эксперт предположил, что закон перестанет действовать к 2020 году при геометрии техпроцессов 7 нм. Однако недавно было отмечено, что 28-нм 3-мерные чипы MonolithIC 3D являются последними, для которых действует данный закон. Существует возможность производства более компактных транзисторов с размещением большего их числа в рамках пластин тех же размеров, однако затраты уже невозможно сократить. Технический директор Broadcom в 2013 году предсказал, что стандартные кремниевые CMOS транзисторы остановятся в миниатюризации на геометрии 5 нм, а далее нас ждёт застой.

Компания POET полагает, что разработанные ранее 3-мерные кремниевые полупроводниковые компоненты, состоящие из нескольких чипов, а также прочие кремниевые высокопроизводительные составные устройства слишком дороги в производстве. Поэтому компания сосредоточилась на улучшении технологии. Одно из преимуществ своего техпроцесса, которое показала компания, это возможность полной совместимости с существующими процессами и оборудованием для проектирования и производства CMOS чипов.

Тэйлор отметил, что преимущества POET аналогичны преимуществам первых полупроводниковых интегральных схем. Это исключение использования коннекторов, спаек, сборок, а также множества операций корпусирования, но при уменьшении размеров, стоимости, сложности и энергопотребления. Итоговый 10/11-нм техпроцесс CMOS Si находится в стадии разработки. Производство на его основе планируется в 2015 году.

POET ожидает применение техпроцесса в производстве процессоров, памяти, а также оптических межкомпонентных соединений типа «процессор-процессор». Ячейка памяти на базе технологии POET может поддерживать типы SRAM, DRAM и NVRAM, однако обладать меньшим уровнем битовых ошибок по сравнению с кремниевой памятью.

Для испытания техпроцесса POET, компания заключила партнёрские соглашения с организацией, занимающейся системами обороны. Сотрудничество показало успешность технологии POET при производстве транзисторов.