Xillinx рассказала о новых устройствах ПЛИС на техпроцессе 20 нм

Компания Xilinx поведала о скором выпуске первых в индустрии полупроводниковых устройств на техпроцессе 20 нм, в том числе промышленных программируемых компонентов. Разработчик также реализовал первую в промышленности программируемую архитектуру класса специализированных ИС (ASIC) под названием UltraScale.

Xillinx работала совместно с компанией TSMC при реализации требований к высококачественным ПЛИС на технологическом процессе TSMC 20SoC аналогично тому, как это было сделано для техпроцесса 28HPL. Работа над 28-нм процессом привела к выпуску новых программируемых ПЛИС, СнК и 3-мерных ИС. Это вывело Xillinx на поколение вперёд по показателям стоимости, производительности и мощности, системной интеграции и размера ведомости материалов.

Архитектура UltraScale была разработана для перехода от 20-нм планарных решений к 16-нм и далее к технологиям FinFET, а также от монолитных компонентов к 3-мерным ИС. Архитектура не только решает проблемы ограничений пропускной способности и задержек итоговой системы, но и напрямую воздействует на основное узкое место производительности чипов – межкомпонентные связи.

Инновационный архитектурный подход необходим для управления пропускными способностями в несколько сотен Гбит/с с интеллектуальной обработкой при полной мощности и возможности масштабирования производительности до нескольких терабит и терафлопс. Задача не только в увеличении производительности каждого транзистора и системного блока, а также масштабирования числа блоков в системе, но и в фундаментальном улучшении взаимодействия, тактирования, работы критически-важных цепей и межкомпонентных соединений. Всё это необходимо для обработки гигантских объёмов данных и пакетов в реальном времени, реализации функций DSP и работы с изображениями. Архитектура UltraScale решает данные задачи за счёт применения передовых методов специализированных ИС с полноценной возможностью их программирования. Сюда относится работа с большими объемами данных при оптимизации для широких шин с поддержкой пропускной способности в несколько Тбит/с; особая синхронизация, свойственная ASIС-компонентам; управление питанием и защита на новом уровне; оптимизация работы критически-важных цепей и встроенной высокоскоростной памяти; каскадирование для исключения узких мест при пакетной и DSP-обработке; ступенчатая функция во внутренней полосе частот для интеграции 3-мерных ИС 2-го поколения; большая ширина полосы для портов ввода/вывода и памяти со значительным снижением задержек; оптимизированный для 3-мерных ИС интерфейс; исключение в задержках маршрутизации и взаимная оптимизация с инструментарием Vivado для снижения энергопотребления на 90% и более без ухудшения производительности.

Изначальные устройства на архитектуре UltraScale расширят функционал ПЛИС Virtex и Kintex, а также семейств 3-мерных ИС, основанных на 28-нм техпроцессе. Они будут служить основой для будущих СнК Zynq UltraScale. Новые компоненты позволят реализовать следующее поколение более интеллектуальных устройств с новыми требованиями к высокопроизводительной архитектуре. К подобным устройствам можно отнести оборудование 400-гигабитных оптических сетей с интеллектуальной пакетной обработкой и управлением трафиком, радиомодули смешанного режима LTE 4x4 и WCDMA с передовым формированием луча; дисплеи с разрешениями 4К2К и 8К, имеющие возможности интеллектуального улучшения качества изображения и распознавания; высокопроизводительные системы сбора информации, наблюдения и разведки; высокопроизводительные вычислительные системы для центров обработки данных.

На текущий момент уже доступен программный пакет Vivado Design Suite, поддерживающий работу с ПЛИС на базе архитектуры UltraScale. Первые устройства на данной архитектуре выйдут в 4 квартале 2013 года.