Симулятор цепи упрощает верификацию модулей памяти

Synopsys Inc. выпустила версию 2012.12 симулятора цепи FineSim. Согласно разработчику, решение представляет новые алгоритмы для снижения паразитических ёмкостей и сопротивлений в компоновке, а также для комплексного моделирования встроенных цепей питания в чипах. Симулятор повышает скорость работы в 2 раза и позволяет осуществлять моделирование различных схем с модулями памяти уже после компоновки.

В дополнение, данный релиз FineSim включает зарекомендовавшее себя средство моделирования HSPICE, которое поддерживает стандарт FinFET BSIM-CMG 106.1. По мнению разработчика, средство HSPICE гарантирует, что результаты моделирования согласованы с повышенной точностью.

Решение от Synopsys готово предложить уникальную технологию высокопроизводительного моделирования цепи, которая сочетает моделирование по методам FastSPICE и SPICE в одном модуле, позволяя проектировщикам переключаться между ними без изменения среды и таблицы соединений. Такая уникальная возможность гарантирует максимальную гибкость и простоту использования для проектировщиков, которые смогут получить преимущества производительности метода FastSPICE, когда требуется максимальная пропускная способность. Появляется возможность переключения в режим SPICE, когда требуется наибольшая точность моделирования.