Пакеты программ для проектировщиков ускоряют системную интеграцию

Cadence Design Systems представила улучшения для пакета программ системных проектировщиков System Development Suite (SDS) и для каталога Verification IP. Цель - предоставить инженерам возможность опережать моделирование, ускоряя проверку масштабных систем на кристаллах (SoC), других систем и подсистем.

Данное улучшение пакета программ SDS включило в себя опцию внутрисхемного ускорения. Средства и усилия, затрачиваемые при использовании отдельных разъединённых движков при виртуальной разработке прототипа (включая прототипы, основанные на ППВМ), RTL-симуляции, ускорении, эмуляции - являются ключевыми факторами при выводе продукта в условиях временных рамок. Расширяя свою технологию внутрисхемной эмуляции и единственной в индустрии интегрированной эмуляции-ускорения, а также среды эмуляции, компания Cadence предлагает в качестве дополнения к пакету SDS следующее решение. Это одиночная гетерогенная среда для проверки системного уровня, основанной на платформах Incisive и Palladium XP. Среда позволит системным проектировщикам задействовать как высокую скорость, так и существующие интерфейсы сред традиционной внутрисхемной эмуляции в сочетании с возможностями продвинутого анализа, доступного в RTL-симуляции.

Теперь командам проектировщиков не нужно создавать и обслуживать обе среды, тратить дополнительное время и усилия для воспроизведения ошибок, либо заново моделировать все системные компоненты, нацеленные для одной среды. Эти задачи неэффективны с точки зрения затраченного времени, и к тому же, они требуют недостаточно оптимального использования существующих активов интеллектуальной собственности.

Новая опция внутрисхемного ускорения позволяет проектировщикам задействовать ускорение моделирования и эмуляцию с тем, чтобы внедрять унифицированную среду для проверки. В результате получается практически 10-кратный рост эффективности во время валидации системного уровня и анализа ключевых причин. Уменьшается время разработки, в том числе систем на кристаллах путём использования оптимального сочетания производительности и точности, а также эффективного применения активов интеллектуальной собственности.

Помимо этого, совместимый с универсальной моделью UVM, каталог интеллектуальной собственности Accelerated VIP позволяет инженерам мягко переходить от моделирования к ускорению, внутрисхемному ускорению и внутрисхемной эмуляции, что даст возможность проверять комплексные системы и системы на кристаллах, которые попросту слишком велики для эффективной проверки при использовании традиционного RTL-моделирования.

Каталог проверки интеллектуальной собственности от Cadence теперь включает Accelerated VIP со следующими стандартами интерфейсов: ARM AMBA AXI 3/4 и ARM ACE, PCIe 2.0/3.0, USB 3.0, 10Gb Ethernet, SATA 3, и HDMI 1.4.