IP-блоки, способствующие снижению капитальных и эксплуатационных затрат в сетях связи
Xilinx Inc. расширила свою продуктовую линейку IP-блоков непосредственной коррекции ошибок (FEC). Продукты включают решения GFEC, EFEC и FEC увеличенной эффективности, используемые для коррекции ошибок при передаче данных и для увеличения дистанции передачи, и в то же время, уменьшения числа повторителей сигналов (транзитных участков) по маршруту. Таким образом, у сетевых операторов снижаются эксплуатационные и капитальные затраты.
Как сообщает Xilinx, IP-блоки FEC разработаны с распространённым интерфейсом для ускорения разработки продуктов, уменьшения времени системной интеграции, увеличения повторного использования схем и снижения времени вывода на рынок. Ультракомпактные высокопроизводительные решения FEC включают IP-блоки GFEC для систем со стандартами 2.5G, 10G, 40G, 100G, традиционные блоки EFEC для стандарта 10G, а также расширенные блоки Xilinx Extended FEC (xFEC) для систем 100G. IP-блоки оптимизированы для матриц ППВМ от Xilinx с целью занимать меньше площади по сравнению с блоками от конкурентов. Поэтому данные IP-блоки FEC – самые миниатюрные из доступных.
Xilinx также работает над добавлением блоков 400G GFEC для передовых систем (выход запланирован о втором квартале 2013г). В сочетании с частичной реконфигурацией, эти IP-блоки, оптимизированные для ППВМ от Xilinx, позволяют разработчикам интегрировать различные стандарты FEC на разных интерфейсах, при этом, уменьшая стоимости изделий и потребление питания, а также увеличивая сетевую совместимость.
Использование непосредственной коррекции ошибок поддерживает контроль за ними между источником (передатчиком), посылающим избыточные сигналы данных и назначением (приёмником), который распознаёт лишь ту порцию данных, в которых не содержатся очевидные ошибки. Используемая во всех оптических системах связи OTN, непосредственная коррекция ошибок предоставляет эффективность кодирования, которая позволяет осуществлять передачу сигнала на большее расстояние, корректируя при этом ошибки, возникающие по мере уменьшения отношения сигнал/шум и при увеличении дистанции. Таким образом получается тот же уровень ошибок на стороне приёмника, но при увеличенном расстоянии.
Эффективность кодирования
Различные схемы коррекции ошибок предлагают различные уровни эффективности кодирования. Чем выше эта эффективность, тем на большее расстояние может быть передан оптический сигнал. В качестве примера, схема Xilinx 100G Extended FEC (xFEC) предлагает лидирующие показатели 9,4 дБ NECG при 6,7 % накладных затрат, что увеличивает расстояния и уменьшает мощность передачи на скоростях 100G.
Эффективность кодирования используется для нескольких функций, включая увеличение максимальной длины трансляционных интервалов и/или их количества, что приводит к расширению досягаемости систем. Также используется увеличение каналов мультиплексирования с разделением по длине волны (DWDM) в системах, которые обычно ограничены выходной мощностью используемых усилителей. Эффективность кодирования также уменьшает мощность на канал и увеличивает число каналов. Помимо этого, улучшаются некоторые параметры (такие как: мощность работы, коэффициент поглощения, коэффициенты шума, изоляция фильтра и др.), уменьшается компонентная стоимость.
IP-блоки Xilinx OTU1, 2, 3 и 4 (2.5G, 10G, 40G и 100G) GFEC совместимы со стандартом ITU G.709 и уже доступны на сегодняшний день. Высокоэффективный блок 100G xFEC станет доступным в декабре 2012 года. Компания также планирует применение прочих стандартов EFEC в зависимости от запросов заказчиков.
IP-блоки от Xilinx имеют конкурентную стоимость. Требуется всего лишь лицензия на одиночный проект без прочих лицензионных отчислений. Для полного доступа ко всей функциональности моделирования и аппаратной части, требуется приобрести отдельную лицензию.
Подписаться на почтовую рассылку / Авторам сотрудничество