Программное обеспечение для проектирования матриц ППВМ улучшает поддержку техпроцесса 28 нм

Корпорация Altera запускает Quartus II v12.0, свежую версию ПО для проектирования ППВМ, которое предоставит разработчикам ускоренное в 4 раза время компилирования для проектов на техпроцессе 28 нм.

ПО улучшит процесс проектирования на техпроцессе 28 нм, включая улучшение изначальной поддержки чипов ППВМ от Altera, обновление утилит Qsys и DSP Builder, а также IP-блоков.

Программа Quartus II v12.0 поддерживает самое быстрое для данных сред время компиляции, позволяя команде разработчиков сосредоточиться на модернизации своих схем и увеличивая производительность работы специалистов. По сравнению с предыдущим релизом ПО, среднее время компиляции для ППВМ Stratix V уменьшится на 35%, для ППВМ Cyclone V и Arria V – на 25% соответственно.

Заказчики могут выбирать для проектирования из широкого ряда недорогих высокопроизводительных ППВМ на техпроцессе 28 нм. Новый релиз поддерживает:

• Возможность программирования устройств Stratix V GX и Stratix V GS, включая SGXA7, 5SGXA4, 5SGXA3 и 5SGXA5, а также 5SGSD5 и 5SGSD4
• Возможность программирования Stratix V GT FPGA 5SGTC5>
• Устройства Arria V GT FPGA 5AGTD7 с финальной распиновкой
• Устройства Cyclone V FPGAs 5CEA7 и 5CGTD7, 5CEA9, 5CGXC9 и 5CGTD9
• Возможность компиляции для Cyclone V SX SoC FPGA 5CSXFC6D6

Поддержкe интерфейса AXI-3

Новый релиз в утилите системной интеграции Qsys поддерживает интерфейс ARM AMBA AXI-3, что даёт проектировщикам гибкость в подключении IP-блоков и подсистем, основанных на других стандартах. Программа Qsys претендует на первенство в интеграционных утилитах на основе технологии сети на кристалле (NoC), давая разработчикам возможность внедрения высокопроизводительного соединения. Утилита упрощает разработку систем путём интеграции функций IP-блоков и подсистем с помощью иерархического подхода. Свежий релиз включает несколько новых простых в использовании средств, предоставляющих методы дополнительной автоматизации системным проектировщикам, а также упрощающих повторное использование схем.

К дополнительным возможностям ПО Quartus II Design Suite относятся:

• Поддержка новых DSP с помощью утилиты DSP Builder v12.0 – Посредством системной консоли возможна связь с памятью DDR и ресурсами MATLAB, а также использование новых функций с плавающей точкой, что способствует производительности и большей эффективности процессоров DSP
• Улучшенная утилита обработки видео и изображений (VIP) и видеоинтерфейс – Улучшают разработку приложений, работающих с видео посредством обновленной функции Scaler II MegaCore с адаптивным алгоритмом и IP-блоками: Trace System IP и монитором видео Avalon-Streaming (Avalon-ST)
• Улучшенная схема трансивера и верификации – Обновленный инструментарий трансивера поддерживает ППВМ Arria V и большие скорости приёма/передачи данных (до 14 Гбит/с для ППВМ Stratix V)